Một điều thật trớ trêu là hiện nay, việc đánh giá công nghệ trên các bộ xử lý đang không dựa trên các con số thực tế, mà dựa vào các thuật ngữ tiếp thị. Nguyên nhân cho điều này là vì một nhầm lẫn tai hại về ý nghĩa của các tiến trình như 7nm, 10nm hay 14nm. Không ai khác ngoài Intel hiểu thấu nỗi đau của việc hiểu nhầm này.
Khi hãng gia công chip TSMC đã bắt đầu chuyển sang áp dụng tiến trình 7nm đối với các đơn hàng từ nửa sau năm 2018 và Samsung cũng đã bắt đầu ra mắt chip Exynos 9820 với tiến trình 8nm vào đầu năm 2019, còn Intel cho biết, mình vẫn trung thành với tiến trình 10nm cho đến hết năm 2019.
Tuyên bố này của Intel đã làm nhiều người lo lắng khi cho rằng Intel đang tụt lại phía sau các hãng gia công chip về công nghệ bộ xử lý. Vậy chính xác, các thông số 7nm, 8nm hay 10nm này là gì, liệu nó có thực sự quan trọng đến thế?
Theo cách hiểu thông thường từ góc độ người tiêu dùng, các con số này đại diện cho kích thước các bóng bán dẫn trong bộ xử lý. Bóng bán dẫn càng nhỏ, số lượng của chúng trên mỗi đơn vị diện tích càng lớn.
Số lượng bóng bán dẫn tăng lên sẽ kéo theo khả năng xử lý tăng lên đồng thời việc tiêu thụ năng lượng cũng hiệu quả hơn. Tiêu thụ năng lượng giảm đi cũng làm giảm lượng nhiệt phát ra cũng như cho phép chúng ta gia tăng tốc độ xung nhịp lên cao hơn nữa.
Nhưng nếu quả thật như vậy, thì 7nm hay 10nm này là số đo kích thước nào của con chip đó? Nó đại diện cho chiều dài, chiều rộng, chiều cao hay chiều nào của con chip đó? Chẳng ai trả lời được câu hỏi này, vì họ đều nhầm lẫn tai hại.
Trên thực tế, khoảng cách này đại diện cho khoảng cách của "vết cắt" nhỏ nhất mà quy trình chế tạo chip có thể tạo ra trên bề mặt miếng bán dẫn – còn bản thân kích thước của con chip lớn hơn con số này nhiều lần. Chính vì vậy, các kích thước này còn đại diện cho tiến trình công nghệ (hay còn gọi các node công nghệ hoặc node) trong việc sản xuất chip.
Trong bộ xử lý, các vết cắt này chính là chiều dài kênh (channel length) trên con chip hay khoảng cách giữa cực source (cực nguồn) và cực drain (cực máng) trên bóng bán dẫn dạng phẳng truyền thống – hay còn gọi là gate length (chiều dài cổng).
Khoảng cách này càng ngắn, thời gian để các hạt electron chuyển từ cực source sang cực drain càng ngắn và càng tốn ít năng lượng hơn, dẫn đến các con chip hoạt động càng nhanh hơn và càng sử dụng năng lượng hiệu quả hơn.
Điều này vẫn đúng cho đến các chip 65nm 45nm 32nm với kiến trúc dạng phẳng (hay còn gọi các chip MOSFET). Tuy nhiên, từ chip 22nm trở đi, việc thu nhỏ hơn nữa các kênh này sẽ không mang lại hiệu quả về tốc độ và năng lượng, cũng như có thể gây ra các sự cố ngoài ý muốn.
Chính vì vậy, từ các con chip tiến trình 22nm hoặc nhỏ hơn, các nhà sản xuất chip đã từ bỏ các bóng bán dẫn dạng phẳng 2D để chuyển sang thiết kế 3 chiều FinFET (các vây Fin dạng 3D).
Cũng từ kiến trúc FinFET, các con số như 22nm, 14nm, 10nm hay 7nm trở lại ý nghĩa ban đầu của chúng là các tiến trình công nghệ và chúng có rất ít sự liên quan trực tiếp đến kích thước bóng bán dẫn như trước đây. Chúng không đại diện cho chiều dài cổng hay khoảng cách giữa các vết cắt trên bóng bán dẫn nữa.
Cũng từ đây, tên gọi của các tiến trình công nghệ trong việc chế tạo chip bắt đầu trở thành các thuật ngữ marketing thay vì các kích thước thực sự của con chip.
Tài liệu từ Lộ trình quốc tế cho chất bán dẫn (International Technology Roadmap for Semiconductors) cũng chỉ gọi các tiến trình dưới 22nm như 10nm là node công nghệ kế tiếp của 14nm, còn 14nm là node công nghệ kế tiếp 22nm, thay vì định nghĩa rõ ràng các con số này nghĩa là gì.
Bản thân tiến trình 14nm của Intel ban đầu được gọi là tiến trình 16nm, sau đó được đổi tên hai lần để thành 14nm.
Điều này khiến cho việc so sánh hiệu năng giữa các con chip dựa trên các thông số này hoàn toàn là một sai lầm.
Trong khi việc chuyển sang kiến trúc FinFET làm các con số về tiến trình công nghệ chỉ còn mang ý nghĩa tiếp thị, nhưng ý nghĩa của định luật Moore vẫn được giữ nguyên – mỗi tiến trình công nghệ mới đều giúp gia tăng đáng kể mật độ bóng bán dẫn trên mỗi đơn vị diện tích.
Con số này mới nên được xem như cách chính xác để so sánh các công nghệ chip, cũng như sự khác biệt giữa các nhà sản xuất chip.
So sánh mật độ bóng bán dẫn cho thấy, dù cùng mang danh là tiến trình công nghệ 10nm, nhưng chip Intel có mật độ vượt trội so với của TSMC và Samsung, thậm chí còn cao hơn cả mật độ trên chip 7nm của TSMC và Samsung.
Theo dữ liệu từ Wikichip, SemiWiki và IC Knowledge, mật độ bóng bán dẫn trên mỗi milimet vuông (triệu bóng/mm2 hay MTr/mm2) của chip Intel 14nm sẽ là khoảng 43,5 MTr/mm2, còn các đối thủ chỉ khoảng 28,2 MTr/mm2 (của TSMC 16FF) hay 32,5 MTr/mm2 (của Samsung 14LPP và GlobalFoundries 14LPP).
Trong khi đó mật độ của chip Intel 10nm sẽ đạt tới 106,1 MTr/mm2, cao hơn cả tiến trình 7nm của TSMC 7FF (96,49 MTr/mm2) và Samsung 7LPP (95,3 MTr/mm2).
Chỉ đến khi hai nhà sản xuất này sử dụng quy trình tia EUV (extreme ultraviolet lithography) trong chế tạo chip 7nm, mật độ bóng bán dẫn trên chip của họ mới cao hơn tiến trình 10nm của Intel, khi mật độ bóng bán dẫn của TSMC đạt khoảng 116,7 MTr/mm2 và của Samsung là khoảng 127,3 MTr/mm2.
Tuy nhiên, một điều đáng buồn là trong khi TSMC đã bắt tay vào việc sản xuất hàng loạt chip 7nm bằng tiến trình DUV (deep ultraviolet lithography) cho các khách hàng của mình như chip A12 Bionic của Apple, chip Kirin 980 của Huawei, cũng như Snapdragon 855 của Qualcomm, Intel đã liên tục trì hoãn ra mắt chính thức chip 10nm của mình và cho đến nay mới chỉ một sản phẩm duy nhất là Core i3-8121U cho laptop.
Intel cho biết, việc sản xuất hàng loạt sẽ chỉ bắt đầu từ nửa sau năm 2019.
Trong khi Intel rất kín tiếng về điều này, rất khó để biết chính xác điều gì đã xảy ra với quá trình sản xuất chip 10nm của Intel. Tuy nhiên, kỹ sư về hệ thống phần cứng, Dave Haynie đã cho ta biết một phần nguyên nhân của điều này, và nó có vẻ khá chính xác khi được một cựu kỹ sư thiết kế của Intel công nhận.
Theo Dave, dường như áp lực từ việc chuyển sang tiến trình 7nm của TSMC và Samsung đã khiến Intel chấp nhận rủi ro và vội chuyển sang tiến trình chip 10nm quá sớm đối với kỹ thuật sản xuất của mình.
Họ đã đẩy kỹ thuật in litho truyền thống tới giới hạn của mình với 4 lớp patterning (quá trình tạo ra các khuôn mẫu cho bề mặt chip): Self-Aligned Quadruple Patterning.
Công nghệ họ lựa chọn mắc sai lầm và Intel như đâm vào ngõ cụt, buộc họ phải quay lại từ đầu.
Dù vậy, các fan của Intel cũng không phải quá lo về điều này, vì bên cạnh nhóm triển khai kỹ thuật in litho, Intel cũng có một nhóm khác vẫn đang phát triển công nghệ EUV riêng của họ, một cách độc lập và không chịu ảnh hưởng từ việc chậm trễ của nhóm còn lại.
Do vậy, có thể những con chip 10nm của họ vẫn sẽ kịp ra mắt vào nửa sau năm nay.
Tuy nhiên, khi chuyển sang một công nghệ chế tạo khác, bộ xử lý 10nm mà Intel vừa tung ra đầu năm 2019 có thể sẽ khác hoàn toàn với các bộ xử lý 10nm sẽ được công ty ra mắt vào nửa sau năm nay, khi họ phải thiết kế lại kiến trúc bộ xử lý.
Dù vậy, có lẽ Intel sẽ không thể yên tâm khi các đối thủ đang không ngừng thu hẹp khoảng cách và có thể sắp qua mặt họ. Sau khi cho biết về việc triển khai sản xuất hàng loạt chip 7nm bằng công nghệ EUV, TSMC đang nhắm tới việc triển khai quy trình chip 5nm trong năm 2019. Và khách hàng đầu tiên của họ đối với công nghệ mới này nhiều khả năng chính là Apple.